DS90UB953TRHBRQ1 ( Electronic Components IC Chips Integrated Circuits IC ) DS90UB953TRHBRQ1

ASerializer/Deserializer(SerDes) ay isang pares ng functional block na karaniwang ginagamit sa mga high speed na komunikasyon upang mabayaran ang limitadong input/output.Ang mga bloke na ito ay nagko-convert ng data sa pagitan ng serial data at mga parallel na interface sa bawat direksyon.Ang terminong "SerDes" ay karaniwang tumutukoy sa mga interface na ginagamit sa iba't ibang mga teknolohiya at application.Ang pangunahing paggamit ng isang SerDes ay upang magbigay ng paghahatid ng data sa isang linya o apares ng kaugalianupang mabawasan ang bilang ng mga I/O pin at interconnect.

Ang pangunahing SerDes function ay binubuo ng dalawang functional block: ang Parallel In Serial Out (PISO) block (aka Parallel-to-Serial converter) at ang Serial In Parallel Out (SIPO) block (aka Serial-to-Parallel converter).Mayroong 4 na magkakaibang arkitektura ng SerDes: (1) Parallel clock SerDes, (2) embedded clock SerDes, (3) 8b/10b SerDes, (4) Bit interleaved SerDes.

Ang PISO (Parallel Input, Serial Output) block ay karaniwang may parallel na clock input, isang set ng data input lines, at input data latches.Maaari itong gumamit ng panloob o panlabasphase-locked loop (PLL)upang i-multiply ang papasok na parallel na orasan hanggang sa serial frequency.Ang pinakasimpleng anyo ng PISO ay may isang solongrehistro ng shiftna tumatanggap ng parallel data nang isang beses sa bawat parallel na orasan, at inililipat ito sa mas mataas na serial clock rate.Ang mga pagpapatupad ay maaari ding gumamit ng adouble-bufferedmagparehistro upang maiwasanmetastabilitykapag naglilipat ng data sa pagitan ng mga domain ng orasan.

Ang bloke ng SIPO (Serial Input, Parallel Output) ay karaniwang mayroong receive clock output, isang set ng data output lines at output data latches.Maaaring nabawi ng serial ang receive clock mula sa datapagbawi ng orasanpamamaraan.Gayunpaman, ang mga SerDe na hindi nagpapadala ng orasan ay gumagamit ng reference na orasan upang i-lock ang PLL sa tamang Tx frequency, iniiwasan ang mababangmga maharmonya na frequencynaroroon sastream ng data.Hinahati ng bloke ng SIPO ang papasok na orasan pababa sa parallel rate.Ang mga pagpapatupad ay karaniwang may dalawang rehistro na konektado bilang isang double buffer.Ang isang rehistro ay ginagamit upang mag-clock sa serial stream, at ang isa ay ginagamit upang hawakan ang data para sa mas mabagal, parallel na bahagi.

Ang ilang uri ng SerDes ay may kasamang encoding/decoding blocks.Ang layunin ng pag-encode/decoding na ito ay karaniwang maglagay ng hindi bababa sa istatistikal na hangganan sa rate ng mga transition ng signal upang bigyang-daan ang mas madali.pagbawi ng orasansa receiver, upang magbigaypag-frame, at magbigayBalanse ng DC.