Merrillchip Bago at Orihinal sa stock Mga elektronikong bahagi integrated circuit IC DS90UB928QSQX/NOPB

1.

Ang FPDLINK ay isang high-speed differential transmission bus na idinisenyo ng TI, na pangunahing ginagamit upang magpadala ng data ng imahe, gaya ng data ng camera at display.Ang pamantayan ay patuloy na nagbabago, mula sa orihinal na pares ng mga linyang nagpapadala ng mga larawang 720P@60fps hanggang sa kasalukuyang kakayahang magpadala ng 1080P@60fps, na may kasunod na mga chip na sumusuporta sa mas matataas na resolution ng imahe.Napakahaba din ng transmission distance, na umaabot sa humigit-kumulang 20m, na ginagawa itong perpekto para sa mga automotive application.

Ang FPDLINK ay may high-speed forward channel para sa pagpapadala ng high-speed na data ng imahe at isang maliit na bahagi ng control data.Mayroon ding isang medyo mababang bilis na pabalik na channel para sa pagpapadala ng reverse control na impormasyon.Ang pasulong at paatras na komunikasyon ay bumubuo ng isang bi-directional control channel, na humahantong sa matalinong disenyo ng I2C sa FPDLINK na tatalakayin sa papel na ito.

Ang FPDLINK ay ginagamit sa isang serializer at isang deserializer na pinagsama-sama, ang CPU ay maaaring konektado sa alinman sa serializer o ang deserializer, depende sa application.Halimbawa, sa isang application ng camera, kumokonekta ang sensor ng camera sa serializer at nagpapadala ng data sa deserializer, habang tinatanggap ng CPU ang data na ipinadala mula sa deserializer.Sa isang display application, ang CPU ay nagpapadala ng data sa serializer at ang deserializer ay tumatanggap ng data mula sa serializer at ipinapadala ito sa LCD screen para ipakita.

2.

Ang i2c ng CPU ay maaaring ikonekta sa serializer o i2c ng deserializer.Ang FPDLINK chip ay tumatanggap ng I2C na impormasyon na ipinadala ng CPU at nagpapadala ng I2C na impormasyon sa kabilang dulo sa pamamagitan ng FPDLINK.Tulad ng alam natin, sa i2c protocol, ang SDA ay naka-synchronize sa pamamagitan ng SCL.Sa mga pangkalahatang aplikasyon, ang data ay nakakabit sa tumataas na gilid ng SCL, na nangangailangan ng master o alipin na maging handa para sa data sa bumabagsak na gilid ng SCL.Gayunpaman, sa FPDLINK, dahil ang paghahatid ng FPDLINK ay nag-time, walang problema kapag ang master ay nagpapadala ng data, sa karamihan ng mga alipin ay natatanggap ang data ng ilang orasan mamaya kaysa ang master ay nagpapadala nito, ngunit may problema kapag ang alipin ay tumugon sa master , halimbawa, kapag ang alipin ay tumugon sa master na may isang ACK kapag ang ACK ay ipinadala sa master, ito ay mas huli kaysa sa oras na ipinadala ng alipin, ibig sabihin, ito ay dumaan na sa pagkaantala ng FPDLINK at maaaring hindi na ito tumaas. gilid ng SCL.

Sa kabutihang palad, isinasaalang-alang ng i2c protocol ang sitwasyong ito.Tinutukoy ng i2c spec ang isang property na tinatawag na i2c stretch, na nangangahulugan na ang i2c slave ay maaaring hilahin ang SCL pababa bago ipadala ang ACK kung hindi pa ito handa upang ang master ay mabigo kapag sinusubukang hilahin ang SCL pataas upang ang master ay patuloy na subukan na hilahin ang SCL pataas at hintayin ang, Samakatuwid kapag pinag-aaralan ang i2c waveform sa FPDLINK Slave side, makikita natin na sa tuwing ipapadala ang slave address na bahagi, mayroon lamang 8 bits, at ang ACK ay sasagutin sa ibang pagkakataon.

Ang FPDLINK chip ng TI ay lubos na sinasamantala ang feature na ito, sa halip na ipasa lamang ang natanggap na i2c waveform (ibig sabihin, panatilihin ang parehong baud rate gaya ng nagpadala), muling ipinapadala nito ang natanggap na data sa baud rate na itinakda sa FPDLINK chip.Samakatuwid ito ay mahalagang tandaan kapag sinusuri ang i2c waveform sa FPDLINK Slave side.Ang CPU i2c baud rate ay maaaring 400K, ngunit ang i2c baud rate sa FPDLINK slave side ay 100K o 1M, depende sa mataas at mababang setting ng SCL sa FPDLINK chip.