Bagong Orihinal na XQR17V16CC44V Spot Stock FPGA Field Programmable Gate Array Logic Ic Chip Integrated Circuits

Ipinakilala ng Xilinx ang high-density QPro™ XQR17V16 series Radiation Hardened QML configuration PROM na nagbibigay ng madaling gamitin, cost-effective na paraan para sa pag-imbak ng malalaking Xilinx FPGA configuration bitstream.Ang XQR17V16CC44V ay isang 3.3V device na may storage capacity na 16 Mb at maaaring gumana sa serial o byte-wide mode.para sa pinasimple na block diagram ng XQR17V16 na arkitektura ng device.

Kapag ang FPGA ay nasa Master Serial mode, bumubuo ito ng configuration clock na nagtutulak sa PROM.Isang maikling oras ng pag-access pagkatapos ng tumataas na gilid ng orasan, lalabas ang data sa PROM DATA output pin na nakakonekta sa FPGA DIN pin.Ang FPGA ay bumubuo ng naaangkop na bilang ng mga pulso ng orasan upang makumpleto ang pagsasaayos.Kapag na-configure, hindi nito pinapagana ang PROM.Kapag ang FPGA ay nasa Slave Serial mode, ang PROM at ang FPGA ay dapat na parehong na-clock ng isang papasok na signal.

Kapag ang FPGA ay nasa Master SelectMAP mode, bumubuo ito ng configuration clock na nagtutulak sa PROM at FPGA.Pagkatapos ng tumataas na gilid ng CCLK, available ang data sa mga PROMs DATA (D0-D7) pin.Ang data ay mai-clock sa FPGA sa susunod na tumataas na gilid ng CCLK.Kapag ang FPGA ay nasa Slave SelectMAP mode, ang PROM at ang FPGA ay dapat na parehong na-clock ng isang papasok na signal.Ang isang freerunning oscillator ay maaaring gamitin upang himukin ang CCLK.Maaaring pagsama-samahin ang maraming device sa pamamagitan ng paggamit sa output ng CEO upang himukin ang CE input ng sumusunod na device.Ang mga input ng orasan at ang mga output ng DATA ng lahat ng PROM sa chain na ito ay magkakaugnay.Compatible ang lahat ng device at maaaring i-cascade sa iba pang miyembro ng pamilya.Para sa programming ng device, ang Xilinx ISE Foundation o ISE WebPACK software ay nagsasama-sama ng FPGA design file sa isang karaniwang format na Hex, na pagkatapos ay ililipat sa karamihan ng mga komersyal na PROM programmer.

Mga tampok
• Latch-Up Immune to LET >120 MeV/cm2/mg
• Garantiyang TID na 50 kRad(Si) bawat spec 1019.5
• Ginawa sa Epitaxial Substrate
• 16Mbit na kapasidad ng imbakan
• Garantiyang operasyon sa buong saklaw ng temperatura ng militar: –55°C hanggang +125°C
• Isang-beses na programmable (OTP) read-only memory na idinisenyo upang mag-imbak ng mga configuration bitstream ng Xilinx FPGA device
• Dual configuration mode
♦ Serial configuration (hanggang 33 Mb/s)
♦ Parallel (hanggang 264 Mb/s sa 33 MHz)
• Simpleng interface sa Xilinx QPro FPGAs
• Cascadable para sa pag-iimbak ng mas mahaba o maraming bitstream
• Programmable reset polarity (aktibong High o active Low) para sa compatibility sa iba't ibang FPGA solution
• Low-power na proseso ng floating-gate ng CMOS
• 3.3V supply boltahe
• Available sa ceramic CK44 packages(1)
• Suporta sa programming ng mga nangungunang tagagawa ng programmer
• Suporta sa disenyo gamit ang ISE Foundation o ISE WebPACK software packages
• Garantiyang 20 taon na pagpapanatili ng data sa buhay
Programming
Maaaring i-program ang mga device sa mga programmer na ibinibigay ng Xilinx o mga kwalipikadong third-party na vendor.Dapat tiyakin ng user na ang naaangkop na programming algorithm at ang pinakabagong bersyon ng programmer software ay ginagamit.Ang maling pagpili ay maaaring permanenteng makapinsala sa device.
Paglalarawan
• Latch-Up Immune to LET >120 MeV/cm2/mg
• Garantiyang TID na 50 kRad(Si) bawat spec 1019.5
• Ginawa sa Epitaxial Substrate
• 16Mbit na kapasidad ng imbakan
• Garantiyang operasyon sa buong saklaw ng temperatura ng militar: –55°C hanggang +125°C
• Isang-beses na programmable (OTP) read-only memory na idinisenyo upang mag-imbak ng mga configuration bitstream ng Xilinx FPGA device
• Dual configuration mode
♦ Serial configuration (hanggang 33 Mb/s)
♦ Parallel (hanggang 264 Mb/s sa 33 MHz)
• Simpleng interface sa Xilinx QPro FPGAs
• Cascadable para sa pag-iimbak ng mas mahaba o maraming bitstream
• Programmable reset polarity (aktibong Mataas o aktibo
Mababa) para sa pagiging tugma sa iba't ibang mga solusyon sa FPGA
• Low-power na proseso ng floating-gate ng CMOS
• 3.3V supply boltahe
• Available sa ceramic CK44 packages(1)
• Programming suporta sa pamamagitan ng nangungunang programmer
mga tagagawa
• Suporta sa disenyo gamit ang ISE Foundation o ISE
Mga pakete ng software ng WebPACK
• Garantiyang 20 taon na pagpapanatili ng data sa buhay