order_bg

Balita

Panimula sa proseso ng Wafer Back Grinding

Panimula sa proseso ng Wafer Back Grinding

 

Ang mga wafer na sumailalim sa front-end processing at pumasa sa wafer testing ay magsisimula sa back-end na pagproseso gamit ang Back Grinding.Ang paggiling sa likod ay ang proseso ng pagnipis sa likod ng ostiya, ang layunin nito ay hindi lamang upang bawasan ang kapal ng ostiya, kundi pati na rin upang ikonekta ang mga proseso sa harap at likod upang malutas ang mga problema sa pagitan ng dalawang proseso.Kung mas payat ang semiconductor Chip, mas maraming chip ang maaaring i-stack at mas mataas ang integration.Gayunpaman, kung mas mataas ang pagsasama, mas mababa ang pagganap ng produkto.Samakatuwid, mayroong isang kontradiksyon sa pagitan ng pagsasama at pagpapabuti ng pagganap ng produkto.Samakatuwid, ang paraan ng Paggiling na tumutukoy sa kapal ng wafer ay isa sa mga susi sa pagbabawas ng halaga ng mga semiconductor chips at pagtukoy sa kalidad ng produkto.

1. Ang layunin ng Back Grinding

Sa proseso ng paggawa ng mga semiconductors mula sa mga wafer, ang hitsura ng mga wafer ay patuloy na nagbabago.Una, sa proseso ng pagmamanupaktura ng ostiya, ang Gilid at ang ibabaw ng ostiya ay pinakintab, isang proseso na kadalasang gumiling sa magkabilang panig ng ostiya.Matapos ang pagtatapos ng proseso sa harap-end, maaari mong simulan ang proseso ng paggiling sa likuran na gumiling lamang sa likod ng wafer, na maaaring mag-alis ng kontaminasyon ng kemikal sa proseso ng front-end at mabawasan ang kapal ng chip, na napaka-angkop. para sa paggawa ng mga manipis na chips na naka-mount sa mga IC card o mga mobile device.Bilang karagdagan, ang prosesong ito ay may mga pakinabang ng pagbabawas ng paglaban, pagbabawas ng pagkonsumo ng kuryente, pagtaas ng thermal conductivity at mabilis na pag-alis ng init sa likod ng wafer.Ngunit sa parehong oras, dahil manipis ang ostiya, madali itong masira o ma-warped ng mga panlabas na puwersa, na ginagawang mas mahirap ang hakbang sa pagproseso.

2. Detalyadong proseso ng Back Grinding (Back Grinding).

Ang paggiling sa likod ay maaaring nahahati sa sumusunod na tatlong hakbang: una, idikit ang proteksiyon na Tape Lamination sa ostiya;Pangalawa, gilingin ang likod ng ostiya;Pangatlo, bago ihiwalay ang chip mula sa Wafer, kailangang ilagay ang wafer sa Wafer Mounting na nagpoprotekta sa tape.Ang proseso ng wafer patch ay ang yugto ng paghahanda para sa paghihiwalay ngchip(pagputol ng chip) at samakatuwid ay maaari ding isama sa proseso ng pagputol.Sa mga nagdaang taon, habang ang mga chips ay naging mas manipis, ang pagkakasunud-sunod ng proseso ay maaari ring magbago, at ang mga hakbang sa proseso ay naging mas pino.

3. Proseso ng Tape Lamination para sa proteksyon ng wafer

Ang unang hakbang sa paggiling sa likod ay ang patong.Ito ay isang proseso ng patong na nagdidikit ng tape sa harap ng wafer.Kapag naggigiling sa likod, ang mga silikon na compound ay kumakalat sa paligid, at ang wafer ay maaari ding mag-crack o mag-warp dahil sa mga panlabas na puwersa sa panahon ng prosesong ito, at kung mas malaki ang lugar ng ostiya, mas madaling kapitan sa hindi pangkaraniwang bagay na ito.Samakatuwid, bago gilingin ang likod, isang manipis na Ultra Violet (UV) na asul na pelikula ang nakakabit upang protektahan ang wafer.

Kapag nag-aaplay ng pelikula, upang walang puwang o mga bula ng hangin sa pagitan ng wafer at tape, kinakailangan upang madagdagan ang puwersa ng malagkit.Gayunpaman, pagkatapos ng paggiling sa likod, ang tape sa wafer ay dapat na irradiated ng ultraviolet light upang mabawasan ang malagkit na puwersa.Pagkatapos ng paghuhubad, ang nalalabi ng tape ay hindi dapat manatili sa ibabaw ng wafer.Minsan, ang proseso ay gagamit ng isang mahinang pagdirikit at madaling kapitan ng bubble non-ultraviolet na pagbabawas ng lamad na paggamot, bagaman maraming mga disadvantages, ngunit mura.Bilang karagdagan, ang mga Bump film, na dalawang beses na kasing kapal ng UV reduction membrane, ay ginagamit din, at inaasahang gagamitin nang may pagtaas ng dalas sa hinaharap.

 

4. Ang kapal ng wafer ay inversely proportional sa chip package

Ang kapal ng wafer pagkatapos ng paggiling sa likod ay karaniwang nababawasan mula 800-700 µm hanggang 80-70 µm.Ang mga wafer na pinanipis hanggang sa ikasampu ay maaaring mag-stack ng apat hanggang anim na layer.Kamakailan, ang mga wafer ay maaari pang payatin sa humigit-kumulang 20 millimeters sa pamamagitan ng isang dalawang-giling na proseso, at sa gayon ay isinalansan ang mga ito sa 16 hanggang 32 na mga layer, isang multi-layer na istruktura ng semiconductor na kilala bilang isang multi-chip package (MCP).Sa kasong ito, sa kabila ng paggamit ng maramihang mga layer, ang kabuuang taas ng natapos na pakete ay hindi dapat lumampas sa isang tiyak na kapal, na kung kaya't ang mas manipis na nakakagiling na mga wafer ay palaging hinahabol.Kung mas manipis ang wafer, mas maraming mga depekto ang mayroon, at mas mahirap ang susunod na proseso.Samakatuwid, kailangan ang advanced na teknolohiya upang mapabuti ang problemang ito.

5. Pagbabago ng paraan ng paggiling sa likod

Sa pamamagitan ng pagputol ng mga wafer bilang manipis hangga't maaari upang mapaglabanan ang mga limitasyon ng mga diskarte sa pagproseso, ang backside grinding technology ay patuloy na umuunlad.Para sa karaniwang mga wafer na may kapal na 50 o higit pa, ang backside Grinding ay may kasamang tatlong hakbang: isang Rough Grinding at pagkatapos ay isang Fine Grinding, kung saan ang wafer ay pinuputol at pinakintab pagkatapos ng dalawang sesyon ng paggiling.Sa puntong ito, katulad ng Chemical Mechanical Polishing (CMP), ang Slurry at Deionized Water ay karaniwang inilalapat sa pagitan ng polishing pad at ng wafer.Maaaring bawasan ng gawaing ito ng buli ang friction sa pagitan ng wafer at ng polishing pad, at gawing maliwanag ang ibabaw.Kapag mas makapal ang wafer, maaaring gamitin ang Super Fine Grinding, ngunit kapag mas manipis ang wafer, mas kailangan ng buli.

Kung ang wafer ay nagiging mas manipis, ito ay madaling kapitan ng mga panlabas na depekto sa panahon ng proseso ng pagputol.Samakatuwid, kung ang kapal ng wafer ay 50 µm o mas kaunti, ang pagkakasunud-sunod ng proseso ay maaaring baguhin.Sa oras na ito, ginagamit ang paraan ng DBG (Dicing Before Grinding), iyon ay, ang wafer ay pinutol sa kalahati bago ang unang paggiling.Ang chip ay ligtas na naihiwalay mula sa wafer sa pagkakasunud-sunod ng Dicing, paggiling, at paghiwa.Bilang karagdagan, may mga espesyal na paraan ng paggiling na gumagamit ng isang malakas na plato ng salamin upang maiwasan ang pagsira ng ostiya.

Sa pagtaas ng demand para sa pagsasama sa miniaturization ng mga electrical appliances, ang backside grinding technology ay hindi lamang dapat malampasan ang mga limitasyon nito, ngunit patuloy na umunlad.Kasabay nito, hindi lamang kinakailangan upang malutas ang problema sa depekto ng wafer, ngunit din upang maghanda para sa mga bagong problema na maaaring lumitaw sa proseso sa hinaharap.Upang malutas ang mga problemang ito, maaaring kailanganinlumipatang pagkakasunud-sunod ng proseso, o ipakilala ang teknolohiya ng chemical etching na inilapat sasemiconductorfront-end na proseso, at ganap na bumuo ng mga bagong pamamaraan sa pagproseso.Upang malutas ang mga likas na depekto ng malalaking lugar na mga wafer, ang iba't ibang paraan ng paggiling ay ginalugad.Bilang karagdagan, ang pananaliksik ay isinasagawa kung paano i-recycle ang silicon slag na ginawa pagkatapos gilingin ang mga ostiya.

 


Oras ng post: Hul-14-2023