Mga katangian ng produkto

Inihayag ng Intel ang mga detalye ng 3D chip: may kakayahang mag-stack ng 100 bilyong transistor, planong ilunsad sa 2023

Ang 3D stacked chip ay ang bagong direksyon ng Intel upang hamunin ang Moore's Law sa pamamagitan ng pag-stack ng mga bahagi ng logic sa chip upang kapansin-pansing mapataas ang density ng mga CPU, GPU, at mga processor ng AI.Sa mga proseso ng chip na malapit nang tumigil, maaaring ito ang tanging paraan upang patuloy na mapabuti ang pagganap.

Kamakailan, ipinakita ng Intel ang mga bagong detalye ng disenyo ng 3D Foveros chip nito para sa paparating na Meteor Lake, Arrow Lake, at Lunar Lake chip sa semiconductor industry conference na Hot Chips 34.

Iminungkahi ng kamakailang mga alingawngaw na ang Meteor Lake ng Intel ay maaantala dahil sa pangangailangang ilipat ang GPU tile/chipset ng Intel mula sa TSMC 3nm node patungo sa 5nm node.Habang ang Intel ay hindi pa rin nagbabahagi ng impormasyon tungkol sa partikular na node na gagamitin nito para sa GPU, sinabi ng isang kinatawan ng kumpanya na ang nakaplanong node para sa bahagi ng GPU ay hindi nagbago at na ang processor ay nasa track para sa isang on-time na release sa 2023.

Kapansin-pansin, sa pagkakataong ito, ang Intel ay gagawa lamang ng isa sa apat na bahagi (ang bahagi ng CPU) na ginamit upang bumuo ng mga chips ng Meteor Lake nito - gagawa ang TSMC ng tatlo pang iba.Itinuturo ng mga mapagkukunan ng industriya na ang GPU tile ay TSMC N5 (5nm na proseso).

Ibinahagi ng Intel ang pinakabagong mga larawan ng processor ng Meteor Lake, na gagamit ng 4 na proseso ng node (7nm na proseso) ng Intel at unang tatama sa merkado bilang isang mobile processor na may anim na malalaking core at dalawang maliliit na core.Ang Meteor Lake at Arrow Lake chips ay sumasaklaw sa mga pangangailangan ng mobile at desktop PC market, habang ang Lunar Lake ay gagamitin sa manipis at magaan na mga notebook, na sumasaklaw sa 15W at mas mababa sa merkado.

Ang mga pag-unlad sa packaging at mga interconnect ay mabilis na nagbabago sa mukha ng mga modernong processor.Parehong mahalaga ngayon ang pinagbabatayan na teknolohiya ng node ng proseso - at maaaring mas mahalaga sa ilang paraan.

Marami sa mga pagsisiwalat ng Intel noong Lunes ay nakatuon sa teknolohiyang 3D Foveros packaging nito, na gagamitin bilang batayan para sa mga processor nito ng Meteor Lake, Arrow Lake, at Lunar Lake para sa consumer market.Ang teknolohiyang ito ay nagbibigay-daan sa Intel na patayo na mag-stack ng maliliit na chips sa isang pinag-isang base chip na may mga Foveros interconnects.Ginagamit din ng Intel ang Foveros para sa mga Ponte Vecchio at Rialto Bridge GPU at Agilex FPGA nito, kaya maaari itong ituring na pinagbabatayan na teknolohiya para sa ilan sa mga susunod na henerasyong produkto ng kumpanya.

Dati nang dinala ng Intel ang 3D Foveros sa merkado sa mababang volume na mga processor ng Lakefield nito, ngunit ang 4-tile na Meteor Lake at halos 50-tile na Ponte Vecchio ay ang mga unang chips ng kumpanya na ginawa nang marami gamit ang teknolohiya.Pagkatapos ng Arrow Lake, lilipat ang Intel sa bagong UCI interconnect, na magbibigay-daan dito na makapasok sa chipset ecosystem gamit ang isang standardized na interface.

Inihayag ng Intel na maglalagay ito ng apat na chipset ng Meteor Lake (tinatawag na "mga tile/tile" sa parlance ng Intel) sa ibabaw ng passive Foveros intermediate layer/base tile.Ang base tile sa Meteor Lake ay iba sa isa sa Lakefield, na maaaring ituring na isang SoC sa isang kahulugan.Sinusuportahan din ng 3D Foveros packaging technology ang aktibong intermediary layer.Sinasabi ng Intel na gumagamit ito ng mababang gastos at low-power na na-optimize na 22FFL na proseso (katulad ng Lakefield) upang gawin ang Foveros interposer layer.Nag-aalok din ang Intel ng na-update na 'Intel 16′ na variant ng node na ito para sa mga foundry services nito, ngunit hindi malinaw kung aling bersyon ng Meteor Lake base tile ang gagamitin ng Intel.

Mag-i-install ang Intel ng mga compute module, I/O block, SoC block, at graphics block (GPU) gamit ang Intel 4 na proseso sa intermediary layer na ito.Ang lahat ng unit na ito ay idinisenyo ng Intel at gumagamit ng Intel architecture, ngunit ang TSMC ay OEM ang I/O, SoC, at GPU blocks sa mga ito.Nangangahulugan ito na ang Intel ay gagawa lamang ng mga bloke ng CPU at Foveros.

Ang mga pinagmumulan ng industriya ay naglalabas na ang I/O ay namamatay at ang SoC ay ginawa sa proseso ng N6 ng TSMC, habang ang tGPU ay gumagamit ng TSMC N5.(Nararapat tandaan na ang Intel ay tumutukoy sa I/O tile bilang 'I/O Expander', o IOE)

Ang mga hinaharap na node sa roadmap ng Foveros ay may kasamang 25 at 18-micron na pitch.Sinasabi ng Intel na posible pa sa teoryang makamit ang 1-micron bump spacing sa hinaharap gamit ang Hybrid Bonded Interconnects (HBI).