(Mga Electronic na Bahagi) 5V927PGGI8

Mga katangian ng produkto

Mga Dokumento at Media

Environmental at Export Classifications

Karagdagang Mga Mapagkukunan

detalye ng Produkto
24-BIT DIGITAL SIGNAL PROCESSOR

Ang Motorola DSP56307, isang miyembro ng pamilya ng DSP56300 ng mga programmable digital signal processors (DSPs), ay sumusuporta sa mga wireless na application ng imprastraktura na may pangkalahatang mga operasyon sa pag-filter.Pinoproseso ng on-chip enhanced filter coprocessor (EFCOP) ang mga algorithm ng filter na kahanay sa pangunahing operasyon, kaya tumataas ang pangkalahatang pagganap at kahusayan ng DSP.Tulad ng iba pang miyembro ng pamilya, ang DSP56307 ay gumagamit ng isang high-performance, single-clock-cycle-per-instruction engine (code-compatible sa sikat na Motorolas DSP56000 core family), isang barrel shifter, 24-bit addressing, isang instruction cache, at isang direktang memory access controller, tulad ng sa Figure 1. Ang DSP56307 ay nag-aalok ng pagganap sa 100 milyong mga tagubilin (MIPS) bawat segundo gamit ang isang panloob na 100 MHz na orasan na may 2.5 volt core at independiyenteng 3.3 volt input/output power.

Pangkalahatang-ideya
Gamit ang pangalawang henerasyong ASMBL (Advanced Silicon Modular Block) na arkitektura na nakabatay sa column, ang XC5VLX330T-3FFG1738I ay naglalaman ng limang natatanging platform (sub-families), ang pinakamaraming pagpipiliang inaalok ng anumang pamilya ng FPGA.Ang bawat platform ay naglalaman ng iba't ibang ratio ng mga tampok upang matugunan ang mga pangangailangan ng isang malawak na iba't ibang mga advanced na disenyo ng lohika.Bilang karagdagan sa pinaka-advanced, high-performance na logic fabric, ang XC5VLX330T-3FFG1738I FPGAs ay naglalaman ng maraming hard-IP system level blocks, kabilang ang malalakas na 36-Kbit block RAM/FIFOs, ikalawang henerasyon na 25 x 18 DSP slices, Select IO technology with built- sa digitally-controlled na impedance, Chip Sync source-synchronous interface blocks, system monitor functionality,

MGA TAMPOK
Mataas na Pagganap ng DSP56300 Core
● 100 million instructions per second (MIPS) na may 100 MHz clock sa 2.5 V core at 3.3 VI/O
● Object code na tugma sa core ng DSP56000
● Highly parallel instruction set
● Data arithmetic logic unit (ALU)
- Ganap na pipelined 24 x 24-bit parallel multiplier-accumulator
- 56-bit parallel barrel shifter (mabilis na paglilipat at normalisasyon; pagbuo ng bit stream at pag-parse)
- May kundisyon na mga tagubilin sa ALU
- 24-bit o 16-bit na suporta sa arithmetic sa ilalim ng kontrol ng software
● Program control unit (PCU)
- Position independent code (PIC) support
- Mga mode ng addressing na na-optimize para sa mga application ng DSP (kabilang ang mga agarang offset)
- On-chip pagtuturo cache controller
- On-chip memory-expandable hardware stack
- Nested hardware DO loops
- Mabilis na auto-return interrupts
● Direktang pag-access sa memorya (DMA)
- Anim na DMA channel na sumusuporta sa panloob at panlabas na mga pag-access
- One-, two-, at three-dimensional na paglipat (kabilang ang pabilog na buffering)
- End-of-block-transfer interrupts
- Pagti-trigger mula sa mga interrupt na linya at lahat ng peripheral
● Phase-locked loop (PLL)
- Nagbibigay-daan sa pagbabago ng low power divide factor (DF) nang walang pagkawala ng lock
- Output na orasan na may skew elimination
● Suporta sa pag-debug ng hardware
- On-Chip Emulation (Sa CE) module
- Joint test action group (JTAG) test access port (TAP)
- Ang trace mode ng address ay sumasalamin sa panloob na pag-access ng Program RAM sa panlabas na port