Logic at Flip Flops-SN74LVC74APWR

TsinelasatLatchay karaniwang mga digital na elektronikong device na may dalawang stable na estado na maaaring magamit upang mag-imbak ng impormasyon, at ang isang flip-flop o latch ay maaaring mag-imbak ng 1 bit ng impormasyon.

Ang Flip-Flop (Abbreviated bilang FF), na kilala rin bilang isang bistable gate, na kilala rin bilang isang bistable flip-flop, ay isang digital logic circuit na maaaring gumana sa dalawang estado.Ang mga flip-flop ay mananatili sa kanilang estado hanggang makatanggap sila ng input pulse, na kilala rin bilang trigger.Kapag ang isang input pulse ay natanggap, ang flip-flop output ay nagbabago ng estado ayon sa mga patakaran at pagkatapos ay mananatili sa ganoong estado hanggang sa isa pang trigger ay matanggap.

Latch, sensitibo sa antas ng pulso, nagbabago ng estado sa ilalim ng antas ng pulso ng orasan, ang latch ay isang unit ng imbakan na na-trigger sa antas, at ang pagkilos ng pag-iimbak ng data ay nakasalalay sa halaga ng antas ng input signal, kapag ang latch ay nasa paganahin ang estado, ang output ay magbabago sa input ng data.Ang latch ay iba sa flip-flop, hindi ito latching ng data, ang signal sa output ay nagbabago sa input signal, tulad ng signal na dumadaan sa buffer;kapag ang signal ng latch ay nagsisilbing latch, ang data ay naka-lock at ang input signal ay hindi gumagana.Ang isang latch ay tinatawag ding isang transparent na latch, na nangangahulugan na ang output ay transparent sa input kapag ito ay hindi latched.

Ang pagkakaiba sa pagitan ng latch at flip-flop
Ang latch at flip-flop ay mga binary storage device na may memory function, na isa sa mga pangunahing device para bumuo ng iba't ibang timing logic circuit.Ang pagkakaiba ay: ang trangka ay nauugnay sa lahat ng input signal nito, kapag ang input signal ay nagbabago ng trangka, walang terminal ng orasan;Ang flip-flop ay kinokontrol ng orasan, kapag ang orasan ay na-trigger upang i-sample ang kasalukuyang input, bubuo ng output.Siyempre, dahil ang parehong latch at flip-flop ay timing logic, ang output ay hindi lamang nauugnay sa kasalukuyang input, ngunit nauugnay din sa nakaraang output.

1. trangka ay na-trigger sa pamamagitan ng antas, hindi kasabay na kontrol.Ang DFF ay na-trigger ng gilid ng orasan at kasabay na kontrol.

2, ang latch ay sensitibo sa antas ng input at apektado ng pagkaantala ng mga kable, kaya mahirap tiyakin na ang output ay hindi gumagawa ng burr;Ang DFF ay mas malamang na makagawa ng mga burr.

3, Kung gagamit ka ng mga gate circuit upang bumuo ng latch at DFF, ang latch ay kumokonsumo ng mas kaunting mapagkukunan ng gate kaysa sa DFF, na isang mas mahusay na lugar para sa latch kaysa sa DFF.Samakatuwid, ang pagsasama-sama ng paggamit ng latch sa ASIC ay mas mataas kaysa sa DFF, ngunit ang kabaligtaran ay totoo sa FPGA, dahil walang karaniwang latch unit sa FPGA, ngunit mayroong DFF unit, at ang isang LATCH ay nangangailangan ng higit sa isang LE upang maisakatuparan.Ang latch ay na-trigger sa antas, na katumbas ng pagkakaroon ng isang paganahin na dulo, at pagkatapos ng pag-activate (sa oras ng antas ng paganahin) ay katumbas ng isang wire, na nagbabago sa Ang output ay nag-iiba sa output.Sa non-enabled na estado ay upang mapanatili ang orihinal na signal, na maaaring makita at flip-flop pagkakaiba, sa katunayan, maraming beses trangka ay hindi isang kapalit para sa ff.

4, aldaba ay magiging lubhang kumplikadong static timing analysis.

5, sa kasalukuyan, ang latch ay ginagamit lamang sa napaka-high-end na circuit, tulad ng P4 CPU ng intel.Ang FPGA ay may latch unit, ang register unit ay maaaring i-configure bilang isang latch unit, sa xilinx v2p manual ay i-configure bilang register/latch unit, ang attachment ay xilinx half slice structure diagram.Ang iba pang mga modelo at tagagawa ng mga FPGA ay hindi pumunta upang suriin.--Personal, sa tingin ko ang xilinx ay maaaring direktang tumugma sa altera ay maaaring mas problema, sa ilang LE na gagawin, gayunpaman, hindi xilinx device bawat slice ay maaaring i-configure, ang tanging DDR interface ng altera ay may isang espesyal na yunit ng latch, sa pangkalahatan lamang high-speed circuit ang gagamitin sa disenyo ng latch.Ang LE ng altera ay walang istraktura ng aldaba, at suriin ang sp3 at sp2e, at iba pang hindi upang suriin, ang manwal ay nagsasabi na ang pagsasaayos na ito ay suportado.Ang expression na wangdian tungkol sa altera ay tama, ang ff ng altera ay hindi maaaring i-configure sa latch, ito ay gumagamit ng lookup table upang ipatupad ang aldaba.

Ang pangkalahatang tuntunin sa disenyo ay: iwasan ang trangka sa karamihan ng mga disenyo.hahayaan kang magdisenyo ng oras ay tapos na, at ito ay napakatago, hindi mahanap ng hindi beterano.i-latch ang pinakamalaking panganib ay hindi salain ang mga burr.Ito ay lubhang mapanganib para sa susunod na antas ng circuit.Samakatuwid, hangga't maaari mong gamitin ang D flip-flop na lugar, huwag gumamit ng latch.