XC7Z100-2FFG900I – Integrated Circuits, Naka-embed, System On Chip (SoC)

Pangunahing SoC architecture

Ang isang tipikal na system-on-chip architecture ay binubuo ng mga sumusunod na bahagi:
- Hindi bababa sa isang microcontroller (MCU) o microprocessor (MPU) o digital signal processor (DSP), ngunit maaaring mayroong maraming mga core ng processor.
- Ang memorya ay maaaring isa o higit pa sa RAM, ROM, EEPROM at flash memory.
- Oscillator at phase-locked loop circuitry para sa pagbibigay ng time pulse signal.
- Mga peripheral na binubuo ng mga counter at timer, mga circuit ng power supply.
- Mga interface para sa iba't ibang pamantayan ng pagkakakonekta gaya ng USB, FireWire, Ethernet, universal asynchronous transceiver at serial peripheral interface, atbp.
- ADC/DAC para sa conversion sa pagitan ng digital at analogue signal.
- Mga circuit ng regulasyon ng boltahe at mga regulator ng boltahe.
Mga limitasyon ng mga SoC

Sa kasalukuyan, medyo mature na ang disenyo ng mga arkitektura ng komunikasyon ng SoC.Karamihan sa mga kumpanya ng chip ay gumagamit ng mga SoC architecture para sa kanilang paggawa ng chip.Gayunpaman, habang ang mga komersyal na aplikasyon ay patuloy na nagsusumikap sa pagtuturo ng co-existence at predictability, ang bilang ng mga core na isinama sa chip ay patuloy na tataas at ang mga arkitektura ng SoC na nakabase sa bus ay lalong magiging mahirap na matugunan ang lumalaking pangangailangan ng computing.Ang mga pangunahing pagpapakita nito ay
1. mahinang scalability.Ang disenyo ng soC system ay nagsisimula sa pagsusuri ng mga kinakailangan ng system, na tumutukoy sa mga module sa hardware system.Upang gumana nang tama ang system, ang posisyon ng bawat pisikal na module sa SoC sa chip ay medyo naayos.Kapag nakumpleto na ang pisikal na disenyo, kailangang gumawa ng mga pagbabago, na maaaring epektibong maging proseso ng muling pagdidisenyo.Sa kabilang banda, ang mga SoC na nakabatay sa arkitektura ng bus ay limitado sa bilang ng mga core ng processor na maaaring palawigin sa mga ito dahil sa likas na mekanismo ng komunikasyon ng arbitrasyon ng arkitektura ng bus, ibig sabihin, isang pares lamang ng mga core ng processor ang maaaring makipag-ugnayan sa parehong oras.
2. Sa arkitektura ng bus batay sa isang eksklusibong mekanismo, ang bawat functional na module sa isang SoC ay maaari lamang makipag-ugnayan sa iba pang mga module sa system kapag nakuha na nito ang kontrol sa bus.Sa kabuuan, kapag ang isang module ay nakakuha ng mga karapatan sa arbitrasyon ng bus para sa komunikasyon, ang ibang mga module sa system ay dapat maghintay hanggang ang bus ay libre.
3. Problema sa pag-synchronize ng solong orasan.Ang istraktura ng bus ay nangangailangan ng pandaigdigang pag-synchronize, gayunpaman, habang ang laki ng feature ng proseso ay nagiging mas maliit at mas maliit, ang operating frequency ay mabilis na tumataas, na umaabot sa 10GHz mamaya, ang epekto na dulot ng pagkaantala ng koneksyon ay magiging napakaseryoso na imposibleng magdisenyo ng isang global na puno ng orasan , at dahil sa malaking network ng orasan, ang pagkonsumo ng kuryente nito ay sasakupin ang karamihan sa kabuuang paggamit ng kuryente ng chip.